

Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Digitalna logika

Upute za prijavu za laboratorijske vježbe korištenjem sklopoških pomagala

Marko Zec

Rujan 2024.

1 Uvod

Na kolegiju Digitalna logika studenti mogu birati između dva ponuđena načina izvođenja laboratorijskih vježbi: izvođenje vježbi putem *online* simulacijskog sustava VHDLlab, ili korištenjem sklopovskih pomagala odnosno razvojnih pločica temeljenih na integriranom sklopu FPGA (*Field Programmable Gate Array*). Studenti koji vježbe izvode korištenjem sklopovskih pomagala trebaju se pridržavati smjernica navedenih u ovom dokumentu.

Glavni cilj vježbi je kroz praktični rad upotpuniti znanja usvojena tijekom teorijskog dijela nastave. Radom sa sklopovskim pomagalom studentima se želi demistificirati veza između razmatranja digitalnih sklopova na konceptijskoj razini i njihove izvedbe stvarnim elektroničkim komponentama, kao i povezivanje s vanjskim svijetom korištenjem jednostavnih ulaznih odnosno izlaznih sučelja (tipke, prekidači, LED indikatori, digitalno-analogni pretvornik). Također, studente koji pokazuju posebno zanimanje za digitalnu elektroniku želi se potaknuti na samostalno eksperimentiranje s razvojnom pločicom i izvan okvira i dinamike predviđenih programom nastave, odnosno prema vlastitim zamislima.

2 Razvojna pločica

Vježbe su prilagođene za rad s razvojnim pločicama ULX2S i ULX3S, na koje je kao glavna komponenta ugrađen FPGA sklop serije XP2 odnosno ECP5 proizvođača *Lattice Semiconductor*. Studenti mogu kupiti vlastiti primjerak pločice ULX3S u *Skriptarnici* uz predočenje važeće studentske iskaznice kako bi mogli ostvariti popust na maloprodajnu cijenu. Također, studenti mogu u vlastitom aranžmanu pločice ULX3S nabaviti od drugih dobavljača (npr. www.mouser.com), ili koristiti rabljene primjerke ustupljene od kolega iz prethodne generacije.

Nije predviđena mogućnost izvođenja vježbi uz korištenje alternativnih razvojnih pločica, osim iznimno uz prethodno odobrenje asistenta prilikom prijave za sklopovsku inačicu vježbi, i to isključivo ako student već ima opsežno iskustvo u radu s FPGA sklopovima, te je spreman samostalno prilagođavati primjere za laboratorijske vježbe alternativnoj razvojnoj ploči odnosno FPGA sklopu kojeg od ranije posjeduje.

Cilj opremanja vlastitim sklopovskim priborom je prvenstveno omogućavanje studentima samostalnog eksperimentiranja i pripreme za vježbu kod kuće. Na laboratorijske vježbe svaki student mora donijeti svoju **razvojnu pločicu i USB kabel** za povezivanje s računalom, bez kojih ne će moći pristupiti odradi vježbe.

3 Postupak prijave


Studenti koji žele odabrati izvođenje vježbi korištenjem FPGA razvojne pločice dužni su na vlastito računalo instalirati odgovarajuće razvojne alate, nabaviti pločicu FER-ULX3S ili FER-ULX2S, uredno i ispravno odraditi pripremni zadatak, te **rezultate pohraniti u sustav Ferko najkasnije do ponedjeljka, 28. 10. 2024. u 23:59**. Naknadne prijave po isteku zadanog roka neće se prihvati.

3.1 Instaliranje razvojnih alata


Za rad s razvojnim pločicama ULX2S i ULX3S koristi se razvojni alat *Lattice Diamond*. Preporuča se korištenje verzije 3.11 koju se može dohvatiti putem poveznice na web sjedištu <http://www.nxlab.fer.hr/dl>. Novije verzije alata (3.12 i 3.13) rade nepouzdano, odnosno često sintetiziraju nefunkcionalne konfiguracije FPGA sklopova, pa ih treba izbjegavati.

Veličina instalacijskog paketa Lattice Diamond 3.11 je oko 1.8 GB. Nakon što je paket u obliku *zip* arhive dohvaćen na lokalni disk računala, arhivu je potrebno raspakirati, te pokrenuti instalacijski program, pri čemu korisnik mora imati administratorske ovlasti (desni gumb miša, odabratи *Run as administrator*).

Na operacijskom sustavu Windows 10 može se dogoditi da Microsoft antivirusni paket pogrešno identificira instalacijski program kao zlonamjerni. U tom slučaju potrebno je odabratи *More options, Run anyway*:




Instaliranje programskog paketa s prepostavljenim (*default*) postavkama zahtijeva cca. 4 GB slobodnog prostora na lokalnom disku. Programski paket preporuča se instalirati u prepostavljeni (*default*) direktorij C:\1scc:




Paket Lattice Diamond nužno je instalirati s prepostavljenim postavkama odnosno u


punom opsegu, dakle uz podršku za sve serije FPGA sklopova i upravljačke programe, osim simulacijskog alata Active-HDL Lattice Edition koji se ne koristi na laboratorijskim vježbama, jer se pokazalo da instaliranje uz isključenje pojedinih opcija može rezultirati neispravnim radom, odnosno nemogućnošću kasnijeg pokretanja alata.



U nastavku treba odabrati "**node locked**" model provjere licence.



Nakon završenog postupka instaliranja potrebno je ispuniti *online* zahtjev za dodjelu besplatne licence za korištenje programskog paketa Lattice Diamond. Besplatna licenca vezana je uz MAC adresu Ethernet sučelja računala, pa je prilikom ispunjavanja *online* zahtjeva za licencu potrebno slijediti upute s web sjedišta www.latticesemi.com o načinu i formatu prijave odgovarajuće MAC adrese. Nakon što električkom poštrom pristigne datoteka s besplatnom licencem, datoteku license.dat potrebno je spremiti u direktorij c:\lsccl\diamond\3.11\license.



Instaliranje USB pogonskih programa (*drivera*) za razvojnu pločice ULX2S i ULX3S odvija se automatski po priključenju pločice na USB priključnicu računala. U trenutku prvog priključenja pločice računalo mora imati pristup Internetu kako bi operacijski sustav mogao automatski dohvatiti pogonske programe s odgovarajućih poslužitelja. Ako je operacijski sustav po prvom priključenju pločice na računalo automatski pronašao i instalirao pogonske programe (*drivere*), na pločici će biti upaljen LED indikator iznad USB priključnice. U suprotnom, *driver* je potrebno ručno dohvatiti s web sjedišta proizvođača USB sučelja: <http://www.ftdichip.com/FTDrivers.htm>.

Razvojne pločice ULX2S i ULX3S imaju ugrađeno USB sučelje za programiranje koje nije upravljivo iz razvojnog alata Lattice Diamond, zbog čega je nužno instalirati i dodatni upravljački programski alat. Program *ujprog* potrebno je dohvatiti s web sjedišta <http://www.nxlab.fer.hr/dl/ujprog.exe> i spremiti ga u direktorij C:\Windows. Za pisanje po direktorijima operacijskog sustava korisnik treba imati administratorske ovlasti.


3.2 Prilagodba i sinteza ispitnog sklopa

S web sjedišta http://www.nxlab.fer.hr/dl/prijava_proj.zip dohvatite ZIP arhivu s opisom ispitnog sklopa, te arhiv raspakirajte na disk računala.

Pokrenite razvojni alat Lattice Diamond. U izborniku *Tools, Options, Source Editor* za postavku "Tab size" odaberite 8.

Zavisno od FPGA sklopa koji je ugrađen na Vašu pločicu (XP2-5E, XP2-8E, ECP5-12F, ECP5-25F, ECP5-45F ili ECP5-85F), kroz izbornike *File, Open, Project* otvorite odgovarajući projekt (npr. *ulx2s_xp2_5e.ldf* ili *ulx3s_ecp5_12f.ldf*). Tip odnosno oznaka FPGA sklopa može se pročitati na sredini kućišta.





U kartici *File List* pronađite datoteku `prijava.vhd` te istu otvorite za uređivanje dvostrukim klikom miša. U osmom retku broj 0123456789 zamijenite Vašim JMBAG identifikatorom. Osim ove, nemojte unositi nikakve dodatne promjene u datoteku `prijava.vhd`. Pohranite promjene na disk (izbornik *File, Save All*).

Unutar kartice *Process* pokrenite postupak sinteze dvostrukim klikom na *Export Files*. Zavisno od brzine Vašeg računala, postupak može potrajati od tridesetak sekundi do nešto više od minute. Zelene oznake u kartici *Process* odnosno poruka "Done: completed successfully" u prozoru *Output* signaliziraju uspješan završetak sinteze konfiguracijske datoteke FPGA sklopa.

3.3 Ispitivanje rada sklopa

Otvorite prozor s ljudskom operacijskog sustava (cmd.exe na Microsoft operacijskim sustavima). Korištenjem naredbe "cd" pozicionirajte se unutar direktorija `prijava_proj\impl1`.


Programirajte FPGA sklop korištenjem naredbe "`ujprog *.jed`" (pločica ULX2S), odnosno "`ujprog *.bit`" (pločica ULX3S).

```
C:\> Command Prompt
C:\Users\m>cd \
C:\>cd tmp\prijava_proj
C:\tmp\prijava_proj>ujprog impl1\ulx3s_ecp5_12f_impl1.bit
ULX2S / ULX3S JTAG programmer v 3.0.93 (built Apr 30 2024 12:00:00)
Using USB cable: ULX3S FPGA board
Programming: 100%
Completed in 3.80 seconds.

C:\tmp\prijava_proj>
```

Za vrijeme programiranja FPGA sklopa na pločici će treptati LED indikator koji je najbliži USB priključnici, nakon čega bi trebao nastaviti svijetliti bez prekida. Nakon uspješnog programiranja FPGA sklopa, svih osam LED indikatora bi trebalo treptati različitim ritmom.

U ljudskom operacijskom sustavu pokrenite naredbu "`ujprog -t`", što će omogućiti prikaz znakova koje FPGA sklop putem USB sučelja odašilje na računalo.



```
1234567890 1111 00000
1234567890 1111 00000
1234567890 1111 00000
1234567890 1111 00000
1234567890 1111 00000
1234567890 1111 00000
1234567890 1111 00000
1234567890 1111 00000
1234567890 1111 00000
1234567890 1111 00000
1234567890 1111 00000
1234567890 1111 00000
1234567890 1111 00000
1234567890 1111 00000
1234567890 1111 00000
1234567890 1111 00000
1234567890 1111 00000
1234567890 1111 00000
1234567890 1111 00000
1234567890 1111 00000
1234567890 1111 00000
1234567890 1111 00000
1234567890 1111 00000
1234567890 1111 00000
1234567890 1111 00000
1234567890 1111 00000
1234567890 1111 00000
1234567890 1111 00000
1234567890 1111 00000
1234567890 1111 00000
```

U prvom stupcu trebao bi se ispisati Vaš JMBAG identifikator, u drugom stupcu očitanje položaja mikroprekidača na razvojnoj pločici, a u trećem očitanje trenutnog stanja tipki.

Na ovaj način možete **ispitati ispravnost svih LED indikatora, prekidača i tipki**, što može biti posebno korisno prilikom eventualne kupnje rabljene pločice.

3.4 Pohrana rezultata u sustav Ferko

Napravite snimku (*screenshot*) prozora u kojem je vidljiv ispis Vašeg JMBAG identifikatora kao rezultat rada ispitnog sklopa, na način da klikom miša odaberete prozor, nakon čega pritiskom na tipke *Ctrl+Alt+PrtSc* trenutni sadržaj prozora kopirate u privremenu memoriju (*clipboard*). Otvorite program za uređivanje slika, npr. *Paint*, u kojeg prenesite sadržaj privremene memorije pritiskom na *Ctrl+V*. Sliku pohranite na disk u formatu PNG.

U sustavu Ferko u kolegiju Digitalna logika pronađite komponentu Laboratorijske vježbe, unutar koje odaberite nultu vježbu - Prijavu za sklopovsku inačicu.

U sustav pohranite:

1. **Datoteku s Vašom licencom za rad za alat Lattice Diamond (license.dat)**
2. **Konfiguracijsku datoteku FPGA sklopa (prijava_impl1.jed ili prijava_impl1.bit)**
3. **Snimku prozora s ispisom izlaza ispitnog sklopa (izlaz.png)**

Prijave će se smatrati valjanima isključivo ako su u sustav Ferko pohranjene sve tri datoteke, pri čemu moraju biti imenovane točno na prethodno opisani način.

4 Obaveze studenata i ocjenjivanje

Kako se laboratorijske vježbe korištenjem sklopovskih pomagala u izvedbenom dijelu razlikuju od vježbi putem sustava VHDLlab, studenti koji izvode vježbe korištenjem

sklopoških pomagala **nisu obvezni istovremeno izvoditi vježbe po programu za izvođenje korištenjem sustava VHDLlab**. Međutim, studentima preporučamo proučiti i zadatke koji se izvode putem sustava VHDLlab kako bi upotpunili svoje znanje.

Pripreme, kao i najveći dio svake vježbe, studenti bi trebali izvesti sami, prije dolaska u laboratorij. Tijekom vježbi na fakultetu studenti imaju priliku kroz konzultacije s demonstratorima i asistentima razjasniti eventualne nejasnoće oko primjene teorijskog znanja u izvedbi zadatka, te dobiti pomoć u praktičnom izvođenju onih koraka vježbe koje nisu uspjeli svladati sami. Laboratorijske vježbe počinju 15 minuta nakon početka punog sata objavljenog u satnici (akademska četvrt) i traju jedan sat i 45 minuta. **Na laboratorijske vježbe studenti su dužni doći s uredno i potpuno napisanim pripremama** (nacrte sheme, odnosno ispunjene tablice predviđene uputama za pojedinu vježbu), **te vlastitim sklopoškim priborom** (razvojna pločica i priključni USB kabel).

Na šest ciklusa vježbi koje se izvode u laboratoriju može se ostvariti ukupno najviše 15 bodova. Prva vježba (uvod u rad s razvojnom pločicom) ocjenjuje se u rasponu od 0 do 1 boda, druga vježba u rasponu od 0 do 2 boda, dok se svaka od preostale 4 vježbe ocjenjuje s 0 do 3 boda. Za prolaznu ocjenu student treba tijekom semestra prikupiti najmanje 7.5 bodova i odraditi najmanje 5 ciklusa vježbi. Pod urednom odradom podrazumijeva se da je student pristupio vježbi u terminu u koji je raspoređen, da je prije dolaska na vježbu riješio predviđene pripremne zadatke, te da je od asistenta ocijenjen s više od 0 bodova. U dogovoru s asistentom može se naknadno odraditi najviše jedna propuštena vježba, ukoliko je za izostanak postojao valjani razlog, te ukoliko je svoj izostanak student najavio prije termina za izvođenje vježbe.

Ocenjivanje vježbi provodi asistent kratkim usmenim ispitivanjem, a bodovanje se okvirno temelji se na cjelovitosti pripreme (30%), uspješnosti izvođenja zadanog eksperimenta (30%), te na razumijevanju rada izведенog digitalnog sklopa (40%).

Najkasnije do završetka tjedna u kojem se izvodi pojedini ciklus vježbi (nedjelja, 23:59) svaki student dužan je u sustav *Ferko* učitati (*upload*) sve datoteke (shematske odnosno VHDL) kojima je opisao zadani sklop.

5 Izvođenje vježbi u laboratoriju

Zadaci i popratni materijali vezani uz laboratorijske vježbe biti će dostupni na <http://www.nxlab.fer.hr/dl/>.

Kako je najveći dio vježbi koncipiran na način koji prepostavlja izradu pripreme na računalu prije dolaska u laboratorij, studentima koji raspolažu vlastitim prijenosnim računalima preporuča se korištenje istih i u laboratoriju, čime se eliminira gubitak vremena uslijed prenošenja datoteka na fakultetska računala. Studenti koji će vježbe izvoditi na vlastitim prijenosnim računalima dužni su imati unaprijed podešene postavke za pristup bežičnoj mreži (FER WLAN ili eduroam), kako bi za vrijeme vježbe mogli pristupiti sustavu Ferko te ostalim nastavnim i pomoćnim materijalima.

Studenti koji ne raspolažu vlastitim prijenosnim računalima, ili ih ne žele koristiti za izvođenje laboratorijskih vježbi, mogu koristiti stolna laboratorijska računala. Na računala u laboratorijsima FER-a u kojima će se izvoditi vježbe iz Digitalne logike bit će instalirana razvojna okolina Lattice Diamond 3.11, te programski alat za konfiguriranje FPGA sklopa putem USB sučelja. Za rad na laboratorijskim računalima svaki student treba znati svoje korisničko ime i zaporku koji su mu dodijeljeni prilikom upisa na Fakultet. Za eventualne probleme s korisničkim računom studenti se trebaju obratiti Centru za informacijsku potporu FER-a (CIP).

Svim studentima bit će dozvoljeno pisanje po mrežnom disku "Z:" na kojem treba stvoriti radni direktorij za vlastiti Lattice Diamond projekt i sve popratne datoteke. Sadržaj mrežnog diska "Z:" vidljiv je studentu na svim laboratorijskim računalima. Alternativno, studenti mogu na fizičkom disku "D:" stvoriti privremeni direktorij kojeg će koristiti za rad s razvojnim alatom Lattice Diamond. Prije napuštanja laboratorija svaki student treba izbrisati sve svoje datoteke i direktorije s diska "D:" te se odjaviti s računala.